中国科学院大学 计算机组成原理实验课程

"Five projects to better understand key principles of computer systems", UCAS Spring 2017 Session

本实验课程采用FPGA开发板（ZyPi）完成，分为五个子实验。 Note: Due to copyright reasons, slides will not be uploaded

实验项目0 FPGA及工具开发流程

见Project 0目录下相关文件。

实验项目0简介

跑马灯——循环点亮开发板上的8个LED灯，需要通过计时器保证LED灯的闪烁时间。

实验项目1 基本部件单元设计（寄存器堆与ALU）

见Project 1目录下相关文件。

额外提示

• reg_file模块里面的复位信号rst为高电平同步复位。
• alu和reg_file模块的端口信号名称不能做任何修改（包括不能修改大小写），但是alu模块各端口的信号类型可以在模块内根据需要自行定义类型（如reg或wire）。为避免混淆，删除了框架工程project1_student.zip中alu模块Result信号的reg类型定义；如需将Result等信号定义为reg类型，请在模块内部进行声明
• Zero标志位在非加减法操作时，结果未定义。
• 注意编码规范并写好代码注释。

实验项目2 单周期处理器

见Project 2目录下相关文件。

额外提示

• 本次实验开始，采用“阶段提交”的方式开展实验任务。

实验项目3 多周期处理器

见Project 3目录下相关文件。

注

不同于CoD中给出的结构，我们将Instruction Memory与Data Memory统一为一块Ideal Memory。

实验项目4 可执行程序的加载与硬件性能计数器

见Project 4目录下相关文件。

声明

本repository中完成的代码仅供学习参考之用，版权归原作者所有；抄袭等行为后果自负！